#### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-269751

(43)Date of publication of application: 29.09.2000

(51)Int.Cl.

H03F 3/34 // H03K 5/08

(21)Application number: 11-069059

(71)Applicant:

MITSUMI ELECTRIC CO LTD

(22)Date of filing:

15 03 1999

(72)Inventor:

IKEUCHI AKIRA


TOKUDA HISASHI

#### (54) VOLTAGE/CURRENT CONVERSION CIRCUIT

#### (57)Abstract

PROBLEM TO BE SOLVED: To provide a voltage/current conversion circuit which reduces the current offset of an output current caused by the error of the operation current of a pair of transistors which constitute a differential circuit.

SOLUTION: Variable control circuits Q5 to Q8, Q10, 20 to 22, D1, D2, and R1 are provided which vary the voltage generated between both ends of a resistor Rg, so that this voltage is increased in accordance with increase of an output current, corresponding to the difference between input voltages on the basis of this output current. Since the voltage generated between both ends of the resistor Rg, connecting a pair of transistors Q1 and Q2, is so varied that it is made larger the larger the output current becomes on the basis of the output current corresponding to the difference between input voltages, the error current of the current flowing to the resistor Rg is reduced regardless of the difference between input voltages, and the output offset of the output current is reduced.



#### **LEGAL STATUS**

[Date of request for examination]

25.08.2005

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

# **BEST AVAILABLE COPY**

## (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-269751 ∨ (P2000-269751A)

(43)公開日 平成12年9月29日(2000.9.29)

| (51) Int.Cl.7 |      | 識別記号 | FΙ   |      | テーマコート*(参考) |  |
|---------------|------|------|------|------|-------------|--|
| H03F          | 3/34 |      | H03F | 3/34 | C 5J039     |  |
| // H03K       | 5/08 |      | H03K | 5/08 | E 5J091     |  |

## 審査請求 未請求 請求項の数2 OL (全 4 頁)


| (21)出願番号 | 特顧平11-69059           | (71) 出願人 | 000006220             |  |  |
|----------|-----------------------|----------|-----------------------|--|--|
|          |                       |          | ミツミ電機株式会社             |  |  |
| (22)出願日  | 平成11年3月15日(1999.3.15) |          | 東京都調布市国領町8丁目8番地2      |  |  |
|          | •                     | (72)発明者  | 池内 亮                  |  |  |
|          | •                     |          | 神奈川県厚木市酒井1601 ミツミ電機株式 |  |  |
|          |                       |          | 会社厚木事業所内              |  |  |
|          |                       | (72)発明者  | 徳田 尚志                 |  |  |
|          | •                     |          | 神奈川県厚木市酒井1601 ミツミ電機株式 |  |  |
|          | •                     |          | 会社厚木事業所内              |  |  |
|          |                       | (74)代理人  | 100070150             |  |  |
|          |                       |          | 弁理士 伊東 忠彦             |  |  |
|          | ·                     |          |                       |  |  |
|          |                       |          |                       |  |  |
|          |                       |          | 最終頁に続く                |  |  |

### (54) 【発明の名称】 電圧・電流変換回路

#### (57)【要約】

本発明は、差動回路を構成する一対のトラン ジスタの動作電流の誤差に起因する出力電流の電流オフ セットを低減できる電圧・電流変換回路を提供すること を目的とする。

【解決手段】 入力電圧の差に応じた出力電流に基づい て、出力電流が大なるほど抵抗Rgの両端間に発生する 電圧を大きくするように可変する可変制御回路Q5~Q 8, Q10、20~22、D1, D2、R1を有する。 このように、入力電圧の差に応じた出力電流に基づい て、出力電流が大なるほど一対のトランジスタQ1, Q 2間を接続する抵抗Rgの両端間に発生する電圧を大き くするように可変するため、入力電圧の差に拘わらず抵 抗Rgに流れる電流の誤差電流を低減でき、出力電流の 電流オフセットを低減できる。



BEST AVAILABLE COPY

2

【特許請求の範囲】

【請求項1】 差動回路を構成する一対のトランジスタに印加される入力電圧の差に応じた電流を前記一対のトランジスタ間を接続する抵抗に流し、前記抵抗に流れる電流と略同一の電流を出力する電圧・電流変換回路において、

1

前記入力電圧の差に応じた出力電流に基づいて、前記出力電流が大なるほど前記抵抗の両端間に発生する電圧を 大きくするように可変する可変制御回路を有することを 特徴とする電圧・電流変換回路。

【請求項2】 請求項1記載の電圧・電流変換回路において、

前記可変制御回路は、前記入力電圧の差に応じた出力電流に基づいて、前記出力電流が大なるほど前記一対のトランジスタそれぞれの動作電流を大きくするように可変することを特徴とする電圧・電流変換回路。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は電圧・電流変換回路 に関し、特に、差動回路を構成する一対のトランジスタ に印加される入力電圧の差に応じた電流を出力する電圧 ・電流変換回路に関する。

[0002]

【従来の技術】従来より、周波数可変ローパスフィルタや電子ボリューム等に適用される電圧・電流変換回路として図3に示す回路が知られている。図3において、一対の入力端子10,11に入力電圧Vin1,Vin2が印加される。入力端子10,11それぞれは差動回路を構成するnpnトランジスタQ1,Q2のベースに接続されている。トランジスタQ1,Q2のコレクタはpnpトランジスタQ3,Q4のコレクタに接続されている。トランジスタQ3,Q4はベースを共通接続されると共にトランジスタQ3のコレクタに接続され、それぞれのエミッタを電源Vccに接続され、カレントミラー回路を構成している。

【0003】トランジスタQ4のコレクタには電流Iout を出力する出力端子14が接続されている。トランジスタQ1,Q2のエミッタは抵抗Rgの両端に接続されると共に、定電流I, I' ( $I' \leftrightharpoons I$ )を流す定電流源 12, 13に接続されている。ここで、入力端子10, 11間に入力電圧差100, 11間に入力電圧差100, 11間に入力電圧差100, 110, 111 に入力電圧差101 に電圧 112 に電圧 113 に電圧 113 に電圧 113 に電圧 113 に電流113 に基づき出力電流113 に基づき出力電流113 に 113 に 113 に 113 に 113 に 113 に 114 に 114 に 115 に 11

[0004]

【発明が解決しようとする課題】上記の従来回路では、 定電流源12,13の流すトランジスタQ1,Q2の動 作電流である定電流I,I'の誤差により、常時、抵抗 Rgに誤差電流dI(=I-I')が流れ、出力電流I outにオフセットが生じる。この誤差電流dIは、定 電流I, I' それぞれの電流値に比例して大きくなる。 従って、定電流I, I' それぞれの電流値を小さくすれ ば誤差電流 d I は小さくなる。

【0005】しかし、入力端子10,11間の入力電圧差dVに対して、I・Rg>dVの関係を満足しなければ、上記回路は正常に動作しないため、定電流I,I'を限りなく小さくすることはできず、このため出力電流Ioutに生じる電流オフセットを低減できないという問題があった。本発明は、上記の点に鑑みなされたもので、差動回路を構成する一対のトランジスタの動作電流の誤差に起因する出力電流の電流オフセットを低減できる電圧・電流変換回路を提供することを目的とする。

【課題を解決するための手段】請求項1に記載の発明は、差動回路を構成する一対のトランジスタに印加される入力電圧の差に応じた電流を前記一対のトランジスタ間を接続する抵抗に流し、前記抵抗に流れる電流と略同一の電流を出力する電圧・電流変換回路において、前記入力電圧の差に応じた出力電流に基づいて、前記出力電流が大なるほど前記抵抗の両端間に発生する電圧を大きくするように可変する可変制御回路を有する。

【0007】このように、入力電圧の差に応じた出力電流に基づいて、出力電流が大なるほど一対のトランジスタ間を接続する抵抗の両端間に発生する電圧を大きくするように可変するため、入力電圧の差に拘わらず抵抗に流れる電流の誤差電流を低減でき、出力電流の電流オフセットを低減できる。請求項2に記載の発明は、請求項1記載の電圧・電流変換回路において、前記可変制御回路は、前記入力電圧の差に応じた出力電流に基づいて、前記出力電流が大なるほど前記一対のトランジスタそれぞれの動作電流を大きくするように可変する。

【0008】このため、出力電流が大なるほど抵抗の両端間に発生する電圧を大きくすることを簡単な構成で実現でき、入力電圧の差に拘わらず抵抗に流れる電流の誤差電流を低減でき、出力電流の電流オフセットを低減できる。

[0009]

50

[0006]

【発明の実施の形態】図1は本発明の電圧・電流変換回路の一実施例の回路図を示す。同図中、図3と同一部分40には同一符号を付す。図1において、一対の入力端子10,11に入力電圧Vin1,Vin2が印加される。入力端子10,11それぞれは差動回路を構成するnpnトランジスタQ1,Q2のベースに接続されている。トランジスタQ1,Q2のコレクタはpnpトランジスタQ3,Q4のコレクタに接続されている。トランジスタQ3,Q4はベースを共通接続されると共にトランジスタQ3のコレクタに接続され、それぞれのエミッタを電源Vccに接続されてカレントミラー回路を構成している。

【0010】トランジスタQ4のコレクタには電流 Io

BEST AVAILABLE COPY

u tを出力する出力端子14が接続されている。トランジスタQ1, Q2のエミッタは抵抗Rgの両端に接続されると共に、トランジスタQ1, Q2に動作電流を供給する可変電流源としてのnpnトランジスタQ11, Q12のコレクタに接続されている。トランジスタQ11, Q12のエミッタは接地されている。

【0011】上記の出力端子14は、電流・電圧変換回路を構成する演算増幅器(オペアンプ)20の反転入力端子に接続されている。このオペアンプ20の非反転入力端子には基準電圧Vrefが印加されている。また、10オペアンプ20の反転入力端子は抵抗R1を介して後述するトランジスタQ5のエミッタに接続されており、オペアンプ20は基準電圧Vrefと抵抗R1による降下電圧との差電圧を出力する。オペアンプ20の出力端子はダイオードD1のカソード及びダイオードD2のアノードに接続されている。このダイオードD1のアノードは定電流源21を介して電源Vccに接続されると共にnpnトランジスタQ5のベースに接続されている。また、ダイオードD2のカソードは定電流源22を介して接地されると共にpnpトランジスタQ6のベースに接続されている。続きれている。

【0012】トランジスタQ5のコレクタはpnpトランジスタQ7のコレクタに接続されている。トランジスタQ7のベースはpnpトランジスタQ8のベースと共通接続されると共にトランジスタQ7のコレクタに接続され、トランジスタQ7,Q8それぞれのエミッタは電源Vccに接続されて、カレントミラー回路を構成している。

【0013】トランジスタQ5のエミッタはトランジス タQ6のエミッタに接続され、トランジスタQ6のコレ クタ及びトランジスタQ8のコレクタはnpnトランジ スタQ10のコレクタに接続されている。トランジスタ Q10のベースはコレクタに接続され、トランジスタQ 10, Q11, Q12はベースを共通接続され、エミッ タを接地されて、カレントミラー回路を構成している。 【0014】ここで、可変電流源としてのnpnトラン ジスタQ11, Q12のコレクタ電流をIv, Iv'と する。入力端子10,11間に入力電圧差dV(=Vi n 1-Vin 2) が印加されると、抵抗Rgに電圧dV に応じた電流 Ig (= dV/Rg) が流れ、この電流 Igに基づき出力電流Ioutが流れる。トランジスタQ 5のエミッタとトランジスタQ6のエミッタとの接続点 P(つまり抵抗R1の一端)には、入力電圧差dVが0  $\overline{v}$  I o u t = 0  $\overline{o}$  b  $\overline{c}$   $\overline{o}$  t  $\overline{o}$  t  $\overline{o}$  T  $\overline{o}$  t  $\overline{o}$  T  $\overline{o}$  u t = 0  $\overline{o}$  b  $\overline{o}$  t  $\overline{o}$  T  $\overline{o}$  t  $\overline{o}$  T  $\overline{o}$  U t  $\overline{o}$  T  $\overline{o}$  T  $\overline{o}$  U t  $\overline{o}$  T による一定のバイアス電流 Ibが流れており、dV ≠ 0 でIout≠0の場合は電流(Ib+ | Iout | )が 流れる。これは、入力電圧差dVが正でIoutが正の 場合にトランジスタQ6がオン、トランジスタQ5がオ フとなって接続点PにIb+Ioutが流れ、入力電圧 差dVが負でIoutが負の場合にトランジスタQ6が オフ、トランジスタQ5がオンとなって接続点PにIb-(-Iout)が流れるからである。

【0015】トランジスタQ6のコレクタ電流は、トランジスタQ8のコレクタ電流(=トランジスタQ5のコレクタ電流)と加算されて、トランジスタQ10のコレクタ電流はIb+|Iout|で表される。トランジスタQ10, Q11, Q12はカレントミラー構成であるため、トランジスタQ11, Q12のコレクタ電流はIb+|Iout|となる。

【0016】この出力電流IoutとトランジスタQ1 1, Q12それぞれのコレクタ電流 Iv, Iv'との関 係を図2に示す。つまり、トランジスタQ11, Q12 のコレクタ電流は、出力電流Ioutの絶対値が大きく なるほど大きくなり、入力電圧差 d V = 0 のとき最小の Ibとなる。ここで、トランジスタQ11, Q12の特 性の誤差によりトランジスタQ11, Q12のコレクタ 電流 I v, I v'に誤差がある場合には、上記コレクタ 電流Iv,Iv'に誤差を生じ、抵抗Rgに誤差電流 d Ig(=Iv-Iv')が流れ、出力電流 Ioutにオ フセットが生じるが、コレクタ電流 I v, I v'は、I v·Rg>dVを満足する最小値となるように、入力電 圧差dV及び出力電流Ioutに応じて可変されるた め、特に入力電圧差 d Vが小さい状態では、誤差電流 d Igが従来に比して大幅に小さくなる。このため、出力 電流Ioutに生じる電流オフセットを従来に比して大 幅に低減できる。

【0017】更に、入力電圧差 d Vが小さい状態では、 差動回路を構成するトランジスタQ1, Q2の動作電流であるコレクタ電流 I v, I v が小さくなるため、従来に比して差動回路の消費電流を低減することができる。上記実施例では、トランジスタQ11, Q12のコレクタ電流 I v, I v を入力電圧差 d V及び出力電流I o u tに応じて可変しているが、これに代えて、トランジスタQ11, Q12のコレクタ電流 I v, I v を一定とし、かつ、I v・R g > d Vを満足するように、抵抗R gの抵抗値を入力電圧差 d V及び出力電流 I o u tに応じて可変するように構成しても良い。但し、上記実施例の方が回路構成は簡単になる。

【0018】なお、トランジスタQ5~Q8,Q10、 40 オペアンプ20、定電流源21,22、ダイオードD 1,D2及び抵抗R1が請求項に記載の可変制御回路に 対応する。

[0019]

【発明の効果】上述の如く、請求項1に記載の発明は、 入力電圧の差に応じた出力電流に基づいて、前記出力電 流が大なるほど前記抵抗の両端間に発生する電圧を大き くするように可変する可変制御回路を有する。このよう に、入力電圧の差に応じた出力電流に基づいて、出力電 流が大なるほど一対のトランジスタ間を接続する抵抗の 両端間に発生する電圧を大きくするように可変するた 5

め、入力電圧の差に拘わらず抵抗に流れる電流の誤差電 流を低減でき、出力電流の電流オフセットを低減でき る。

【0020】請求項2に記載の発明では、可変制御回路は、前記入力電圧の差に応じた出力電流に基づいて、前記出力電流が大なるほど前記一対のトランジスタそれぞれの動作電流を大きくするように可変する。このため、出力電流が大なるほど抵抗の両端間に発生する電圧を大きくすることを簡単な構成で実現でき、入力電圧の差に拘わらず抵抗に流れる電流の誤差電流を低減でき、出力電流の電流オフセットを低減できる。

#### 【図面の簡単な説明】

【図1】本発明の電圧・電流変換回路の一実施例の回路

図である。

【図2】本発明の出力電流とトランジスタのコレクタ電流の特性図である。

【図3】従来の電圧・電流変換回路の一例の回路図である。

#### 【符号の説明】

D1, D2 ダイオード

Q1, Q2, Q5, Q10~Q12 npnトランジスタ


10 Q3, Q4, Q6~Q8 pnpトランジスタ

Rg, R1 抵抗


20 演算増幅器 (オペアンプ)

21, 22 定電流源


【図1】



【図2】



[図3]



フロントページの続き

Fターム(参考) 5J039 CC02 DA05 DC05 KK16 KK17 KK18 KK19 MM10

5J091 AA01 CA13 FA06 HA08 HA19 HA25 KA01 KA02 KA05 KA09 MA21 TA02